搜索

设某机主存1MB用1Mb片的DRAM芯片构成方阵芯片最大刷新周期2ms问

gecimao 发表于 2019-07-22 13:53 | 查看: | 回复:

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  展开全部1. 用16K × 1位的DRAM芯片构成64K × 8位的存贮器。要求:

  (2)设存贮器读 / 写周期均为0.5μs,CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存贮单元刷新一遍,所需实际刷新时间是多少?

  解:(1)根据题意,存储器总容量为64KB,故地址线位的DRAM芯片,共需32片。芯片本身地址线位,所以采用位并联与地址串联相结合的方法来组成整个存储器 ,其组成逻辑框图如图A17.3所示,其中使用一片2:4译码器

  (2) 根据已知条件,CPU在1μs内至少需要访存一次,所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多,应采用异步式刷新方式比较合理。

  DRAM芯片读/写周期为0.5μs。假定16K×1位的RAM芯片由128×128矩阵存储元构成,刷新时只对128行进行异步式刷新,则刷新间隔为2ms/128 =15.6μs,可取刷新信号周期为15μs。

  2. 有一个16K×16位的存储器,由1K×4位的DRAM芯片构成(芯片是64×64结构)。问:

  (3)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少

  (4)如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期?死时间率是多少?

  解:(1)存储器的总容量为16K×16位=256K位,所以用DRAM芯片为1K×4位=4K位,故芯片总数为: 256K位/4K位 = 64片

  (2)由于存储单元数为16K,故地址长度为14位(设A13~A0)。芯片单元数为1K则占用地址长度为10位(A9~A0)。每一组16位(4片),共16组,组与组间译码采用4:16译码。组成框图如图所示。

  (3) 采用异步刷方式,在2ms时间内分散地把芯片64行刷新一遍,故刷新信号的时间间隔为2ms/64 = 31.25μs,即可取刷新信号周期为30μs。

  (4)如采用集中刷新方式,假定T为读/写周期,如16组同时进行刷新,则所需刷新时间为64T。设T单位为μs,2ms=2000μs,则死时间率 =( 64T/2000)×100%。

  3. 用16k×8位的SRAM芯片构成64K×16位的存储器,要求画出该存储器的组成逻辑框图。

本文链接:http://hem-larm.com/dongtaicunchuqi/1062.html
随机为您推荐歌词

联系我们 | 关于我们 | 网友投稿 | 版权声明 | 广告服务 | 站点统计 | 网站地图

版权声明:本站资源均来自互联网,如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

Copyright @ 2012-2013 织梦猫 版权所有  Powered by Dedecms 5.7
渝ICP备10013703号  

回顶部